SHPORA.net :: PDA

[ Back ]

логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: уч?т знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

Классификация

В зависимости от системы счисления различают:1)двоичные; 2)двоично-десятичные (в общем случае двоично-кодированные); 3)десятичные; 4)прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел: 1)одноразрядные, 2)многоразрядные.

По числу входов и выходов одноразрядных двоичных сумматоров: 1)четвертьсумматоры (элементы ?сумма по модулю 2?; элементы ?исключающее ИЛИ?), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма; 2)полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноим?нные разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом ? перенос в следующий (более старший разряд); 3)полные одноразрядные двоичные сумматоры, характеризующиеся наличием тр?х входов, на которые подаются одноим?нные разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом ? перенос в следующий (более старший разряд).

По способу представления и обработки складываемых чисел многоразрядные с. подразделяются на: 1)последовательные, в которых обработка чисел вед?тся поочер?дно, разряд за разрядом на одном и том же оборудовании; 2)параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется сво? оборудование. Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соедин?нных цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (i-1)-го разряда.Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени - основная задача при построении параллельных сумматоров.

По способу организации межразрядных переносов параллельные с., реализующие структурные методы, делят на с.: 1)с последовательным переносом; 2)с параллельным переносом; 3)с групповой структурой; 4)со специальной организацией цепей переноса.